02 · 三级功放架构

本文面向 Sub-6 GHz RRU 单板的 PA 链路设计。三级架构指 Pre-driver预驱动 → Driver驱动级 → Final PA末级功放 的级联功能划分，并不限定三颗芯片。单个模块可能集成多个增益级；末级内部也可能采用单管、平衡或 Doherty 等拓扑。本文图纸是信号、电源和控制边界的工程示意，匹配元件、偏置值、额定功率和保护阈值必须由目标器件及项目条件确定。

1. 模块作用

SiGe/GaAs/GaN表示器件工艺，MMIC表示单片微波集成电路实现形式；两者并非同一分类层级。器件工艺是方案选择，而不是级名称的定义。例如 Infineon无线基础设施驱动产品采用SiGe并可承担预驱动或驱动；NXP A5M20TG042则将两级LDMOS驱动和GaN末级集成在一个三级模块中。资料中的“三级模块”与板上三个功能框需要分别辨认。

2. 在RRU中的位置

三级级联位于RFIC射频输出与末级后的滤波/天线接口之间。其设计输入包括：RFIC可用平均与峰值电平、频段和瞬时带宽、目标天线口功率、后级插损、波形PAPR、EVM/ACLR目标、DPD与CFR配置、供电和热约束。

设计由末级输出能力和最坏工况增益向前反推：先确定末级工作点和所需输入，再核对Driver可交付的平均/峰值电平，最后确定Pre-driver增益与RFIC调节范围。末级采用Doherty时，载波与峰值支路属于末级内部结构；Driver仍可能驱动其公共射频输入端。三级级联不能与Doherty的载波/峰值支路数等同。

3. 典型电路结构

3.1 Pre-driver预驱动

典型连接为输入隔直/巴伦或差分接口 → 预驱动MMIC → 输出匹配/隔直 → Driver输入。内匹配器件的外部网络可能主要承担隔直与偏置去耦；外匹配器件必须按频段设计阻抗变换。选型时核对50 Ω单端、差分阻抗和直流共模要求，不能把RFIC差分输出直接按50 Ω单端连接。

SiGe/GaAs器件中存在内部有源偏置、供电自偏置、EN控制或显式偏置端口等不同形式。图纸应区分电源脚、使能脚和栅/基极偏置脚；不能把所有Pre-driver都画成需要负栅压的FET。

3.2 Driver驱动级

输入匹配将级间阻抗变换到器件的目标输入条件；输出匹配在工作带宽内形成目标负载，并连接下一级。用于大信号效率/功率优化的阻抗不一定等于小信号共轭匹配条件，应采用厂商参考电路、非线性模型或负载牵引结果。

栅压经缓冲、滤波和RF隔离送至器件，漏极供电经偏置馈电网络注入。RF choke只表示射频隔离功能，实际可能由电感、传输线或分布网络实现。供电端的去耦网络与馈电结构需同时考虑载频阻抗、包络电流和低频稳定性。

3.3 Final PA末级功放

DAC输出经过缓冲和必要的负压/电平转换产生Gate Bias。DAC输出电压不必等于器件实际VGS；必须以器件源极参考测量栅压，并检查调节范围、输出摆幅、源/灌电流和上电默认状态。将低压单极性DAC直接连接负压GaN栅极，通常不能满足所需范围和失效保护要求。

Rsense置于末级独立漏极支路的高侧，采用Kelvin差分取样，经适合漏极共模电压的电流检测放大器与抗混叠滤波后进入ADC。避免在RF源极回流中串入大电阻改变接地和匹配。温度检测靠近PA热路径，读取壳体/板温而不是直接等同结温。若末级含多个支路，应明确ADC读到的是支路电流还是合计电流。

图3中Rsense位于漏极去耦电容上游，读到的是供电支路电流。电容充放电期间，它不等于器件瞬时漏极电流；稳态下才适合用于Idq和平均电流评估。Idq校准需等待电源与滤波链稳定。快速保护验证还要考虑下游电容在故障初期提供的储能，不能把上游ADC采样作为唯一瞬态保护依据。

4. 工作原理

4.1 Pre-driver：在小信号附近保持可预测增益

预驱动把RFIC输出提升至Driver所需电平，通常优先保持宽带增益和线性。其输出峰值须有余量，数字幅度调节和温漂校正后仍不能越过前级限幅边界。OIP3可辅助比较弱非线性特性，但不能用二音OIP3直接替代5G宽带调制下的EVM/ACLR实测。

以内部偏置器件为结构例证，Qorvo TQP7M9103 的厂家资料说明其采用片内有源偏置，由供电建立工作点。其结构不能套用图2的外露FET栅压接法。该旧器件仅用于说明偏置接口差异，不作为新设计的选型推荐；具体产品状态需随选型重新确认。

4.2 Driver：电流能力服务于末级激励

Driver将射频电压/电流摆幅提升到末级需要的输入范围。驱动需求须使用末级在额定偏置、频率、温度和输出功率下的实际功率增益反推。下面功率均用dBm，增益与插损用dB：

$$P_{\mathrm{driver,out,avg}}=P_{\mathrm{final,out,avg}}-G_{\mathrm{final,op}}+L_{\mathrm{interstage}}$$

再用Driver输出端的真实波形峰值或CCDF评估激励能力。若采用平均功率加PAPR的近似，必须注明波形、概率和无明显压缩假设。DPD的预扩展会改变Driver输出峰值，应纳入选型和调试。

偏置变化会影响增益、压缩点及频谱再生；漏极/集电极瞬态压降还可能形成记忆效应。因此Driver需要独立验证电源去耦、偏置、温升和负载范围，即使末级输出已经满足平均功率。

4.3 Final PA：功率、效率和热必须同时闭合

GaN HEMT或LDMOS末级利用漏极电源提供射频能量，输入匹配与输出负载决定其电压电流轨迹。最大输出功率通常对应指定频率、偏置、压缩量、脉冲或CW条件；数据手册的峰值功率、饱和功率和调制平均额定功率不能互换。

设末级平均输出10 W、漏极效率40%，在同一稳态发射测量窗内，漏极直流功率约25 W。若输入射频功率约0.631 W（28 dBm），器件/模块总耗散的能量平衡近似为：

$$P_{\mathrm{diss}}=P_{\mathrm{DC}}+P_{\mathrm{RF,in}}-P_{\mathrm{RF,out}}\approx15.63\ \mathrm W$$

这只是自洽的计算示例。实际还须按模块边界加上辅助电源功耗，并将Rsense、开关和馈电网络损耗划分到正确热位置。对适用的单热源模型，结温估算可从 $T_j\approx T_c+\theta_{JC}P_{\mathrm{diss}}$ 起步；必须采用厂商规定的温度对象、热阻及其配套耗散定义。多芯片/多支路模块的总耗散不能直接乘某一芯片的热阻；GaN表面温度与最高沟道温度也要区分。壳温测点必须对应厂商定义，TDD短脉冲需要瞬态热阻，不能用板上温度代替壳温后直接乘$\theta_{JC}$。

4.4 Gate Bias与Idq：适用器件和校准条件

很多用于RF的耗尽型GaN HEMT以负栅压关断，工作偏置通过调节VGS建立；常见增强型RF LDMOS则使用不同的栅压范围。GaN材料名称本身不决定偏置极性，器件模式和手册才是依据。

以耗尽型GaN为例，上电状态机应遵循：RF静默 → 建立并确认安全关断栅压 → 漏极上电并稳定 → 受限调节栅压达到指定Idq → 允许RF。关机：RF静默 → 安全关断栅压 → 漏极关断及放电确认 → 释放栅偏置。复位、负压失效和漏极残余电荷必须纳入状态机。

该先后关系可对照 NXP A5G18H610W19N 的偏置顺序，其中具体电压仅适用于该器件/参考电路，不能作为本图的通用设定值。Doherty载波支路和峰值支路也可能采用不同偏置条件。

Idq校准要在RF关闭、漏极电压明确、温度稳定和采样链已校准的条件下执行。温度补偿可以维护静态工作点；发射中用总电流强行闭环回到Idq，会抑制正常输出电流并破坏包络。若器件允许在线更新，应按独立偏置策略设计，不能把静态校准循环直接常开。

Doherty峰值支路需遵循自身程序，可能按目标VGS、阈值偏移或先标定电流再回退栅压设定。零Idq不能唯一确定其正确偏置，不能直接复用载波支路的恒定Idq校准规则。

5. 关键参数

5.1 三级设计检查表

5.2 电流采样与栅压分辨率

理想采样链满足：

$$V_{\mathrm{sense}}=I_D R_{\mathrm{sense}},\qquad V_{\mathrm{ADC}}=A_s I_D R_{\mathrm{sense}}+V_{\mathrm{offset}}$$

选择Rsense时同时检查压降 $I_DR_{\mathrm{sense}}$、发热 $I_{\mathrm{rms}}^2R_{\mathrm{sense}}$、脉冲耐受、容差和温漂。ADC量程、放大器失调/增益误差、共模范围、Kelvin布线及滤波时间常数共同决定Idq精度。不能只按ADC位数声明电流精度。

对有效栅压调节跨度为$V_{\mathrm{span}}$的N位理想DAC，一码电压间隔近似为 $\Delta V_{GS}=V_{\mathrm{span}}/2^N$；工作点附近的电流步进约为 $\Delta I_D=(\partial I_D/\partial V_{GS})\Delta V_{GS}$。这一斜率随温度与器件变化，应通过RF静默的受限扫描获得；缓冲器误差和栅压噪声会增加实际误差。

6. 工程设计关注点

6.1 增益分配与器件选型

从末级反推输入，逐级核对平均与峰值电平；保留RFIC调节和生产离散性余量，同时检查高增益角点。匹配网络的插损需要计入激励预算。不能将“前级尽量高增益”作为规则：增益过高会降低可用调节范围并引入过驱风险。

6.2 射频与偏置网络协同

RF路径保持连续参考地和可控阻抗。FET源极/裸露焊盘的回流和散热过孔需要联同封装参考设计验证；栅压模拟地与RF源极参考关系要清楚。偏置线路避免直接引入开关电源纹波和数字边沿。去耦容值与ESR/ESL形成的谐振及反谐振应仿真和测量，不能只靠增加电容容量解决。

6.3 保护独立于常规遥测

硬件互锁保证安全栅压未成立时不使能漏极，并覆盖DAC未初始化、MCU复位和负压掉电。漏极储能放电期间保留关断栅压。过流/过温保护路径、软件记录和恢复权限分别定义；保护动作测试必须观察器件引脚和漏极电流，不能仅检查告警寄存器。

6.4 采样与温补边界

高侧放大器必须满足实际漏极共模和瞬态范围。静态校准优先在独立支路电流中进行，隔离辅助电源和其他PA的电流；多通道复用采样须标明通道与采样时刻。温度传感器位置、热滞后、校准温度和补偿表适用区间需写入记录。温补不能代替散热设计，也不保证EVM/ACLR自动保持不变。

7. 调试方法

7.1 Pre-driver验收

保持后级隔离并使用规定终端，确认电源/EN，再以低功率扫频核对输入接口、增益和平坦度。使用目标调制波形逐步增加激励，记录输出CCDF与失真。检查RFIC高电平角点及DPD激励扩展时是否仍有线性余量。

7.2 Driver验收

先RF静默核对静态电流和偏置，再逐步扫CW电平定位压缩及谐波异常；在相同输出参考面下测目标调制波形。同步观察器件漏极/供电引脚压降和温升，而不是只测电源连接器。比较供电、温度和负载变化下的增益与频谱，确认其仍能提供末级所需峰值激励。

7.3 Final PA验收

1. 时序验证：RF关闭，使用合适的探头测器件VGS、VDS和漏极电流，测试冷启动、正常关闭、复位、棕断和偏置电源丢失。先确认安全边界再进行RF加载。
2. Idq校准：对按Idq设定的支路，确认独立电流、采样零点与量程，稳定温度和滤波读数，在器件允许范围内受限调整栅压。Doherty峰值支路单独执行其目标VGS或专门校准程序。达到目标后保存VGS、Idq、温度、VDS和板卡序列信息；保持关RF重测漂移。
3. 功率/热联合扫描：接足额50 Ω负载与衰减测量链，低功率起步，记录输入、输出、直流功率、温度、AM-AM/AM-PM。保持测量时间窗一致。
4. 调制与DPD验证：先建立DPD关闭基线，再校验ORX并开启线性化。测试频带边缘、额定带宽、多载波和TDD切换，保留各级峰值电平。
5. 可靠性与保护：在定义的器件许可条件下验证供电、温度、负载失配和故障恢复。持续记录硬件关断延迟及恢复后的Idq和频谱。

7.4 故障证据对照

电路审查输出应包含三级电平表、偏置状态机、采样误差预算、热边界和可复现测试记录。系统参考面与整链调试方法见01 · RRU 发射链路总览。